PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-134562

(43)Date of publication of application: 23.05.1995

(51)Int.Cl.

G09F 9/33 E01F 9/00

(21)Application number: 05-279147

KOITO IND LTD

NAGOYA DENKI KOGYO KK

SEIWA DENKI KK

(22)Date of filing:

09.11.1993

(72)Inventor:

(71)Applicant:

SAKAI MITSURU

ITO SAKAE GOTO TOSHIAKI


(54) DISPLAY DEVICE

(57)Abstract:

PURPOSE: To speedily transmit display data by a single system display even when the number of connection pieces of display units are large by connecting a correction circuit to the route of the display system where plural display units are connected in series.

CONSTITUTION: This device is constituted of a control part 1 and a display part 2 arranged with many display units U1, U2,...UN in matrix. Then, the correction circuit 3 is connected between a prescribed position unit Un of a display unit group U1, U2,...UN and the display unit Un+1 of the succeeding stage. The correction circuit 3 shapes the waveform of a clock signal sent from the display unit Un of the prestage by prescribed operation, and outputs the shaped signal to the display unit Un+1 of the succeeding stage. Inverters are provided respectively on the input stage and the output stage of the display data and respective signals such as the clock signal (CLK), and AND gates are connected respectively to the display data line and the CLK line.

BEST AVAILABLE COPY



LEGAL STATUS

[Date of request for examination]

04.08.1995

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2788401

[Date of registration]

05.06.1998

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

rejection

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

特開平7-134562

(43)公開日 平成7年(1995)5月23日

(51) Int.Cl.6

識別記号

庁内整理番号

技術表示箇所

G09F 9/33 E01F 9/00 7610-5G 9125-2D

審査請求 未請求 請求項の数1 OL (全 5 頁)

(21)出願番号

(22)出顧日

特願平5-279147

平成5年(1993)11月9日

(71)出願人 390010054

小糸工業株式会社

deliner to take the second

神奈川県横浜市戸塚区前田町100番地

(71)出願人 000243881

名古屋電機工業株式会社

愛知県名古屋市中川区横堀町1丁目36番地

(71)出願人 000195029

星和電機株式会社

京都府城陽市寺田新池36番地

(72)発明者 酒井 満

神奈川県横浜市戸塚区前田町100番地 小

糸工業株式会社内

(74)代理人 弁理士 西田 新


最終頁に続く

(54) 【発明の名称】 表示装置

(57) 【要約】

【目的】 直列に接続する表示ユニットの台数が多くても1系統の表示で、かつ表示データを高速で送ることが可能なシステムの表示装置を提供する。

【構成】 表示ユニット群U1 ・・UN の所定位置のユニットUn と、その次段の表示ユニットUn+1 との間に補正回路3を接続している。そして、その補正回路3を、前段の表示ユニットUn からのクロック信号を波形整形し、そのパルス持続時間を長くして次段の表示ユニットUn+1 へと出力するするように構成している。



1

【特許請求の範囲】

【請求項1】 複数個の表示ユニットが配列された表示 部と、それらユニット群に信号を出力する制御部によって構成されているとともに、上記の各表示ユニットは、それぞれ、複数個の表示素子がマトリクス状に配置された表示素子アレイと、それら表示素子の駆動制御用のシフトレジスタを備え、かつ、これらの表示ユニットが上記制御部に対してそれぞれ互いに直列に接続され、その各表示ユニットのシフトレジスタに表示データおよびクロック信号が順を追って送られてゆくように構成された 10表示装置において、上記表示ユニット群の所定位置のユニットと、その次段の表示ユニット との間に補正回路が接続され、その補正回路は、この回路の前段の表示ユニットからのクロック信号を波形整形し、そのパルス持続時間を長くして次段の表示ユニットへと出力するよう構成されていることを特徴とする表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、例えばLED道路情報 板などの表示装置に関する。

[0002]

【従来の技術】道路情報板等の表示装置としては、現在、LEDなどの表示素子をドットマトリクス状に配置した表示素子アレイと、その各素子の駆動制御を行う駆動回路等によって構成される表示ユニットを、更にマトリクス状に配列して大画面の表示部を構築し、その表示部に制御部から表示データを送出して、表示部の多数個の表示素子群の所定位置の素子を点灯あるいは点滅することによって、所望の文字や図形などを表示する構造のものが利用されている。

【0003】そして、この種の表示装置の信号転送方式としては、従来、表示部の各表示ユニットを制御部に対して互いに直列に接続して、表示データをシリアル信号で各表示ユニットに順を追って転送してゆくシステムが一般的である。また、各表示ユニットにおいて、制御部からの表示データの採り込みと、データの次のユニットへの送り出しには、通常、シフトレジスタが用いられている。

[0004]

【発明が解決しようとする課題】ところで、上述したシ 40 ステムの表示装置によれば、表示の1系統に接続できる 表示ユニットの台数が制限されるという問題がある。

【0005】すなわち、制御部から表示データとともに送り出されるクロック信号は、各表示ユニットを何段も経由してゆくにつれパルス持続時間(パルス幅)が短くなり(図6参照)、最終的にはH側が極端に短くなって表示データの送信が不可能となる。例えば実験によると、表示ユニットを1台経由するごとにクロック信号のパルス持続時間が約3nsづつ短くなることが判明しており、従ってクロック信号(デューティ比:50%)の周波 50

数を例えば1MHz とすると、500ns/3ns ≒167 の計算から、1系統に167台以上の表示ユニットを接続すると クロック信号のH側は消滅してしまうことになる。

【0006】そこで、以上の対策として、従来では、例えば図7に示すように、表示ユニット群U1, U2, ··UNを複数の系統(4系統)に分けて、その各系統ごとに表示データとクロック信号をそれぞれ個別に転送する方法、あるいは、表示の系統は1系統としたままで、クロック信号の周波数を充分に低くして送信するといった方法が採用されている。

【0007】ところが、その前者の方法によれば、分割した各系統に対しそれぞれ制御部(11·14)が必要となり、しかも系統の分割数に応じて信号ケーブルの本数が多くなることから、装置全体のコストが高くつくという問題がある。

【0008】一方、後者の方法によると、表示データを送り終えるのに多くの時間が必要となり、このため、ある表示内容から別の表示内容へと移行する際の変化が遅くなって交互表示やアニメーション等の表示が適切でなくなるといった欠点がある。

【0009】なお、表示ユニットを経由するごとにクロック信号のパルス持続時間が短くなる原因としては、各表示ユニットに組み込まれているインバータ(シュミット回路)のTphl(出力H→L伝播時間)とTplh(出力L→H伝播時間)との相違、Tthl(出力H→L遷移時間)とTtlh(出力L→H遷移時間)との相違ならびにVt+(正方向スレッショルド電圧)とVt-(負方向スレッショルド電圧)との相違、さらには静電容量負荷が表示ユニット内部とその外部の信号転送ラインとでは相違する等が考えられる。

【0010】本発明は上記した事情に鑑みてなされたもので、表示ユニットの接続台数が多くても1系統の表示で、かつ、表示データを高速で送ることが可能なシステムの表示装置を提供することを所期の目的とする。

[0011]

【課題を解決するための手段】上記の目的を達成するための構成を、実施例に対応する図1~図3を参照しつつ説明すると、本発明の表示装置は、表示ユニット群U1・・UNの所定位置のユニットUnと、その次段の表示ユニットUn+1との間に補正回路3が接続されており、その補正回路3は、この回路の前段の表示ユニットUnからのクロック信号を波形整形し、そのパルス持続時間を長くして次段の表示ユニットUn+1へと出力するよう構成されていることによって特徴づけられる。

[0012]

【作用】複数段の表示ユニットU1, U2, ··Un を経由したクロック信号を、補正回路3により波形整形してそのパルス持続時間を長くすることにより、例えば図4に示すように、このクロック信号のパルスデューティ比を、制御部1が出力した時点P1の状態(デューティ比:5

0%)と同程度にまで戻すことが可能となる。

[0013]

【実施例】本発明の実施例を、以下、図面に基づいて説 明する。まず、表示装置全体は、図1に示すように、制 御部1と、多数の表示ユニットU1, U2, ··UN がマトリ クス状に配列された表示部2によって構成されている。

【0014】制御部1はCPU1aによって制御され、 表示データ(シリアルデータ)ならびに、後述するイネ ーブル信号(EN信号), ラッチ信号, クロック信号(C LK信号)を出力する。なお、EN信号は、後述するドラ 10 イバ2D をON/OFFさせて調光等を行うための信号であ

【0015】一方、各表示ユニットU1(U2, ··UN)は、 図2に示すように、LEDなどの表示素子を例えば16× 16ドット (=256 ドット) のマトリクス状に配置した表 示素子アレイ 2A と、その各素子の点灯制御を行う駆動 回路Cを備えている。

【0016】駆動回路Cは、制御部1から送り出された 表示データ(シリアルデータ)を、CLK信号に同期して 採り込むシフトレジスタ 2S と、そのレジスタに採り込 まれたデータをラッチ信号に従って記憶するラッチ回路 2L と、その記憶データに基づいて表示素子アレイ 2A の各素子を駆動するドライバ 2D が組み込まれた回路で ある。また、この駆動回路Cには、各信号の入力段と出 力段にそれぞれインバータが設けられている。

【0017】さて、本発明実施例において注目すべきと ころは、表示ユニット群U1, U2, ··UN の所定位置のユ ニットUn とこの次段の表示ユニットUn+1 との間に補 正回路3を接続した点にある。

【0018】この補正回路3は、前段の表示ユニットU 30 n からのクロック信号を後述する動作で波形整形し、そ の整形後の信号を次段の表示ユニットUn+l へと出力す る回路であって、図3に示すように、表示データやクロ ック信号(CLK) などの各信号の入力段と出力段に、それ ぞれインバータ I ni・・ I ni, I no・・ I noが設けられてお り、その表示データラインと CLKラインに、それぞれA NDゲート3 e, 3 d が接続されている。

【0019】CLKラインのANDゲート3dには、入力 側インバータ I niの出力信号と、このインバータ I niか ら出力され、シフトレジスタ3aを通過した後の信号が 40 導かれる。また、シフトレジスタ3aとANDゲート3 d との間にはインバータ3cが接続されており、さら に、このシフトレジスタ3aには、クロックパルスを発 生する発振回路3bが接続されている。

【0020】なお、発振回路3bで発生するクロックパ ルスの周波数は、制御部1が出力するクロック信号の持 続時間(パルス幅)よりも小さくしておく(図4参 照)。また、表示データラインのANDゲート3eは、 CLKラインにANDゲート3dを接続したことにより発 生する時間遅れを補償して、この表示データとクロック 50 表示装置にも適用可能であることは言うまでもない。

信号との位相ずれによるデータ抜けを防止することを目 的として接続する。

【0021】次に、補正回路3の動作を、図4に示すタ イミング波形図ならびに先の図1,図3を参照しつつ説 明する。まず、図1に示すように、制御部1が出力した クロック信号が、第1番目の表示ユニットU1 に入る前 の位置をP1,第n番目の表示ユニットUnから出た位 置つまり補正回路3に入る前の位置をP2,この補正回 路3を通過した位置をP3 とする。また、図3に示すよ うに、補正回路3のシフトレジスタ3aの入出力をそれ ぞれQ1, Q3, 発振回路 3 b の出力をQ2 およびAND ゲート3dの出力をQ4とする。

【0022】さて、n段の表示ユニットU1,…Un を経 由した後のクロック信号が、図4のP2 に示す波形であ るとすると、シフトレジスタ3aの出力Q3 は、クロッ ク信号P2 が "L"である状態の期間が一定の時間だけ 経過した時点で立ち上がって "H" となる。このときの 経過(遅延)時間は、発振回路3bの出力Q2であるク ロックパルスによって与えられ、そのクロックパルス数 が、初期のクロック信号P1 の周期の半分 (パルス持続 時間) に相当する数になった時点で信号Q3 が立ち上が り、この時点でANDゲート3dの出力Q4がH→Lへ と切り換わり出力側インバータ I noの出力 P3 が "H" の状態となる。

【0023】次いで、クロック信号P2 が立ち上がりそ の反転信号Q1 がH→Lとなると、これと同時にシフト レジスタ3aの出力Q3がH→Lとなるが、この時点で はANDゲート3dの出力Q4は変化せず、従って出力 側インバータ Inoの出力 P3は"H"のままの状態が維 持され、この後に、クロック信号P2 がH→Lとなった 時点で出力信号P3 が切り換わって"L"となり、以 後、同等な動作が順次に繰り返されてゆく。そして、こ のような動作により、補正回路3に到達したクロック信 号P2 は、初期のクロック信号P1 とほぼ同形状の波形 の信号に波形整形され、その整形後の信号 P3 が次段の 表示ユニットUn+1 へと送り出される。

【0024】ここで、補正回路は、図3に示した回路構 成に限定されるものではなく、例えば、単安定マルチバ イブレータ等を用いて、図5の波形図に示すように、波 形歪が生じたクロック信号P2 の立ち下がり(あるいは 立ち上がり)を検出して、所望のパルス幅を作り出すと いったアナログ的な補正動作を行う構成の回路を採用し てもよい。

【0025】なお、以上の実施例では、補正回路3を表 示系統の1箇所に設けているが、その配置位置は複数箇 所であってもよい。また、本発明は、以上説明した例の 表示装置のほか、表示素子アレイの駆動制御用のシフト レジスタを複数個直列に接続して1台の表示ユニットを 構成し、この表示ユニット複数台を更に直列に接続した

5

[0026]

【発明の効果】以上説明したように、本発明の表示装置によれば、複数台の表示ユニットが直列に接続された表示系統の途中に補正回路を接続しているので、複数段の表示ユニットの経由によりクロック信号のパルス幅が極端に短くなっても、その波形歪は補正回路で整形され、これ以降の表示ユニットに初期のクロック信号と同程度の波形信号を送信できる。これにより、表示ユニットの接続台数が多くても1系統のシステムで表示データ等の信号を送ることが可能となり、しかもクロック信号の周10波数を低くする必要もなくなる。その結果、コストを抑えつつ交互表示やアニメーション表示の品位を高めることが可能となる。

【図面の簡単な説明】

【図1】本発明実施例の全体構成を示すブロック図

【図2】その実施例の表示ユニットU1(U2,・・UN)の構成を示すブロック図

【図3】本発明実施例の補正回路3の構成を示すブロック図

【図4】その補正回路3の動作を示すタイミング波形図*20

*【図5】補正回路の変形例を説明するための波形図

【図6】複数段の表示ユニットを経由したクロック信号 の変化を示す波形図

6

【図7】そのクロック信号の変化による影響を回避する 方法の従来例を説明する図

【符号の説明】

1 制御部

1a CPU

2 表示部

) U1, U2, ··Un, Un+1, ··UN 表示ユニット

2A 表示素子アレイ

2D ドライバ

2L ラッチ回路

28 シフトレジスタ

3 補正回路


3 a シフトレジスタ

3 b 発振回路 (クロックパルス発生源)


3 c インバータ


3 d, 3 e ANDゲート


【図1】




[図2]









フロントページの続き

(72) 発明者 伊藤 栄

愛知県海部郡美和町大字篠田字面徳29-1 名古屋電機工業株式会社内 (72)発明者 後藤 俊昭

京都府城陽市寺田新池36番地 星和電機株式会社内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
·

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.